This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

07/10/98 %

SADEMARY STADEMARY

49 531 391 4587

1 BUNDESREPUBLIK

® Patentschrift ® DE 3032468 C2

APR 9 3 2001

RECEIVED H 03 M 13/00

Aktenzeichen:

Anmeldetag:

Offenlegungstag:

Veröffentlichungstag der Patenterteilung:

29. 8.80

P 30 32 468.6-31

4. 3.82 23. 1.86 Technology Center 2100

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

- ② Patentinhaber:
 - Siemens AG, 1000 Begin und 8000 München. DE
- @ Erfinder:

Adi, Wael, Dr.-Ing., 3300 Braunschweig, DE

(S) Im Prüfungsverfahren entgegengehaltene Druckschriften nach § 44 PetG:

20 53 836 DE-AS Peterson, W. Wesley: Prüfbare und korri- gierbare Codes, R. Oldenbourg Verlag, München-Wien 1967, S.242-265;

Schaltungsanordnung zur Erkennung des Musters von Fehlerbündeln

MUMICA

200

BUNDESDRUCKEREI 11.85 508 164/192

86/01/20

Okt-98 10:25

30 32 468

40

Patentansprüche:

1. Schaltungsanordnung zur Erkennung des Musters von Fehlerbündeln vermittels eines durch das 3 Generator-Polynom

$$G(x) = (1 + x^{\prime}) \cdot \rho(x)$$

definierten Fire-Codes, bei dem die Bedingungen 10 c=r-m mit r = Zahl der Redundanzbits und m = Grad des irreduziblen Polynomys p(x) und $m \ge b_o \ge b_c$ mit $b_o = L$ änge bzw. Bitzahl eines maximal fehlerkorrigierbaren Einzelbündels und b, = implementierte Korrigierbarkeit eines Fehler- 15 bundels getten, unter Verwendung eines rückgekoppelien, / Bitspeicherstellen umsassenden Schieberegisters, das entsprechend dem verwendeten Polynom vor jeder der den einzelnen Polynomkoestizienten zugeoraneten Bitspeicherstellen je 20 ein modulo-2-Addierglied mit zugehörigem Rückkopplungsplad aufweist und bei dem ein Teil der Bitspeicherstellen mit einer Null-Prüsschaltung verbunden ist, dad urch gekennzeichnet, daß das Schieberegister aus einem ersten Teilregister 25 (REG 1) mit m Bitspeicherstellen, aus einem zweiten Teilregister (REG2) mit b, Bitspeicherstellen, einem dritten Teilregister (REG3) mit c-m-b, Bitspeicherstellen und einem vierten Teilregister (REG 4) mit wiederum m Bitspeicher- 30 stellen zusammengesetzt ist, daß die Bitspeicherstellen des ersten und des vierten Teilregisters (REG 1, REG 4) auf Gleichheit und die Bitspeicherstellen des dritten Teilregisters (REG3) auf Null geprüß werden und daß bei Erfüllung dieser bei- 35 den Bedingungen im zweiten Teilregister (REG 2) das Fehlermuster steht.

Schaltungsanordnung zur Erkennung des Musters von Fehlerbündeln vermittels eines durch das Generator-Polynom

$$G(x) = (1 + x^c) \cdot p(x)$$

definierten Fire-Codes, bei dem die Bedingungen c = r - m mit r = Zahl der Redundanzbits und 4s $m = Grad des irreduziblen Polynoms <math>\rho(x)$ und $b_c \ge c - m$ mit $b_c = implementierte Korrigierbar$ keit eines Fehlerbündels gelten, unter Verwendung eines rückgekoppelten Schieberegisters mit r Bitspeicherstellen, das entsprechend dem verwendeten 50 Polynom vor jeder der den einzelnen Polynomkoestiziehten zugeordneten Bitspelcherstellen je ein modulo-2-Addierglied mit zugehörigem Rückkopplungsplad aufweist, dadurch gekennzelchnet, daß das Schieberegister in drei Teilregister (REG A. 35 REG B, REG C) untertailt ist, daß das crate und letzte Teilregister (REGA, REGC) jeweils m Bitspeicherstellen aufweisen und daß das mittlere Teilregister (REG B) aus c - m Bitspeicherstellen besteht, daß bei einem korrigierbaren Fehlerbündel, 60 dessen Bitzahl b, um z Bitstellen größer ist als die Zahl c - m der Bitspeicherstellen im mittleren Teilregister (REG B), die ersten z Bitspeicherstellen des letzten Teilregisters (REG C) mit den erst n z Bitspeicherstellen des ersten Teilregisters (REGA) 65 über ein modulo-2-Addierglied (MAG 1 ... 2) verknupft sind, daß die Ausgänge der im ersten und letzten Teilr gister (REGA, REGC) verbleiben-

den m-z Bitspeicherstellen an die Eingänge der Vergleicherstufe (VG) geführt sind, daß am Ausgang dieser Vergleicherstuse (VG) bei nicht auf Null stebendem Registerinhalt aller Teilregister (REG A, B, C), jedoch gleichen Eingangssignalen an der Vergleicherstuse (VG), ein Fehlersignal (ET) austritt, welches anzeigt, daß das Fehlermuster an den Ausgängen des mittleren Teilregisters (REG B) und an den sich daran anschließenden Ausgängen der den z Bitspeicherstellen des ersten und letzten Teilregisters zugeordneten modulo-2-Addierglieder (MAG 1 ... z) anstcht.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Ermittlung des Ortes der Fehlerbündel nach einem Stopp des Schieberegistertaktes (CP2) für das zweite und dritte Teilregister (REG 2, REG 3) und nach einer Unterbrechung des Rückkopplungspfades (RP) mit Hilfe eines Schalters (S 1) der Ausgang des zweiten Teilregisters (REG 2) mit einer Codierstufe (CS) verbunden ist, welche die b, Bits des Fehlermusters b in einen invertierten Vektor b^{-1} mod p(x) mit m Bits transformiert und daß diese m Bits und der Inhalt des orsten, mit Hilfe eines Taktsignales (CP1) seriell ausgelesenan Teilregisters (REC 1) einem m Bit breiten Multiplizierwerk zugeführt sind, dessen Ergebnis zur Durchführung einer mod p(x)-Multiplikation in das vorher auf Null gesetzte vierte Teilregister (REG4) eingegeben wird, daß das Multiplikationsergebnis M(x) einer Decodierstufe (FPLA 1, FPLA 2) zugeführt ist, daß die Decodierstufe gemäß der Formel

$$M(x) = \left[x^m \sum_{i=0}^{SA} x^{ii}\right] \mod p(x)$$

dem jeweiligen Multiplikationsergebnis eine Sektomummer (SA) zugeordnet ist, die auf einen bestimmten Sektor der Länge c innerhalb des Datenwortes zeigt und daß die innersektorielle Adresse (IA) der innerhalb des Sektors auftretenden Fehlerstelle durch die Zahl der für das Auffinden des Fehlermusters notwendigen Schieberegister-Taktschritte bestimmt ist, derart, daß die Taktschritte am Ende des jeweiligen Sektors zurückgezählt werden.

4. Schaltungsanordnung nach Anspruch 3. dadurch gekennzeichnet, daß die m Bits des invertierten Fehlermuster-Vektors b^{-1} mod p(x) über je ein UND-Glied (UD 1 ... m) mit den seriell ausgelesenen m Bits des ersten Teilregisters (REG 1) konjunktiv verknupft sind und daß die Ausgänge dieser UND-Glieder (UD 1 ... m) mit je einem weiteren Eingang der bitmäßig zugeordneten modulo-2-Addierglieder (AG1 ... m) des vierten Teilregisters (REG 4) verbunden sind.

Die Ersindung bezi ht sich auf Schaltungsanordnungen zur Erkennung von Fehlerbündeln gemäß den Oberbegriffen der Patentansprüche 1 und 2.

Auf dem Gebiet der Datenverarbeitung sind im Zusammenhang mit der Erkennung und Korrektur eventuell auftretender Fehler verschiedene redundante Codes bekannt geworden, bei denen die zu über-

86/01/20

07-Okt-98 10:25

+49 531 391-4587

IDA

tragenden oder zu speichernden Datenwörter durch aus den Datenbits gewonnene Redundanzbits sprechend ergänzt werden. Bei der Auswertung dieser redundanten Dateninformation werden dann aus den Datenbits emeut Redundanzbits gewonnen und mit den vorher abgeleiteten Redundanzbits verglichen. Die aus dem Vergleich gewonnenen, als Syndrom bezeichneten Signale werden schließlich zur Lokalisierung und gegebenenfalls zur Korrektur der jeweiligen Fehler-

stelle verwendet. Neben einer Fülle von Verfahren zur Erkennung und Korrektur von Einzel- und verteilten Mehrfachsehlern sind auch Verfahren und Schaltungsanordnungen bekannt (DE-AS 20 53 836, W. W. Peterson »Prufbare und korrigierbare Codes« 1967, R. Oldenbourg Verlag). 15 die unter Anwendung sogenannter zyklischer Codes, 2. B. des Firecode, eine Erkennung und Korrektur von Fehlerbündeln ermöglichen. Gattungsgemäße Schaltungsanordnungen haben jedoch den Nachteil, daß sie für die Decodierung sehr viel Zeit erfordern, so daß der 20

Lesebetrieb entsprechend behindert wird.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zur Erkennung des Musters von Fehlerbündeln unter Anwendung des Fire-Codes so auszubilden, daß sie für die Erkennung 25

einen geningen zeitlichen Aufwand erfordert.

Diese Aufgabe wird erfindungsgemäß mit den kennzeichnenden Merkmalen der Patentansprüche 1 oder 2 gelöst. Der Vorteil einer erfindungsgemäßen Schaltungsanordnung unter Verwendung eines speziell aus- 30 gebildeten rückgekoppelten Schieberegisters liegt vor allem darin, daß mit maximal nur r-m-Taktschritten, d.h. Schiebeschritten des Registers, ein gegebenensalls vorhandenes Fehlermuster ermittelt werden kann, so daß der Inhalt des Schieberegisters z. B. bei der Version 35 gemäß dem Patentanspruch 1 im Höchstfall nur über die Länge der ersten drei Teilregister durchgeschoben werden muß.

Vorteilhaste Weiterbildungen des Erfindungsgedankens sind in den Unteransprüchen angegeben.

Ira solgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Dabei

Fig. 1 das Blockschaltbild einer Schaltungsanordnung gemäß der Erfindung.

Fig. 2 das Datenformat eines erfindungsgemäß verwendeten Datenwortes mit Fehlerort-Adressierung,

Fig. 3 eine Abwandlung der Schaltung gemäß

Fig. 1.

Die Fig. 1 zeigt im linken Teil ein aus vier in Reihe 50 geschalteten Teilregistern REG 1, 2, 3, 4 aufgebautes Schieberegister mit linearer Rückkopplung. Der Dateneingang DI ist mit dem Ausgang des Schieberegisters über ein modulo-2-Addierglied AGO verknüpft, dessen Ausgang wiederum mit dem zum Eingang des 55 Schieberegisters führenden Rückkopplungspfad RP verbunden ist. Das dem Dateneingang DI zugeführte, aus Datenbits und Redundanzbits zusammengesetzte Signal ist nach den Gesetzen des Fire-Code entsprechend codiert. Nach W. W. Peterson; »Prüfbare und 60 korrigienbare Codes«, 1967, Seiten 242 ff. ist ein Fire-Code ein zyklischer Code, der in allgemeiner Form durch das Generatorpolynom

$$G(x) = p(x)(x^2-1)$$

definiert ist, wobei $\rho(x)$ ein irredudzibles Polynom vom Grade m ist, dessen Wurzeln die Ordnung e haben.

Ferner gill, daß e nicht durch e teilbar ist. Die Länge n des Code ist gleich dem kleinsten gemeinsamen Vietfachen von e und c, denn dann ist G(x) ein Teiler von x'-1. Die Anzahl der Redundanzbits beträgt c + m = r, die der Datenbits n - c - m bzw. n - 2. Mit diesem Fire-Code kann jedes einzelne Fehlerbundel der Länge b, oder kleiner b, korrigiert und gleichzeitig jedes Bündel, dessen Länge kleiner oder gleich $d \ge b_0$ ist, erkannt werden, sofern $c \ge b_0 + d - 1$ und 10 m ≥ b. ≥ b. ist, wobei b. die Länge bzw. Bitzahl eines maximal fehlerkorrigierbaren Einzelbündels, b, die implementierte Korrigierbarkeit und d die Länge bzw. Bitzahl eines erkennbaren Fehlerbundels bedeuten. Ausgehend von den Bedingungen des Fire-Codes ist nun das Schieberegister gemäß Fig. 1 wie folgt zusammengesetzt. Das erste und vierte Teilregister REG 1 und REG 4 besteht jeweils aus m Bitspeicherstellen. während das zweite Teitregister REG 2 aus b. Bitspeicherstellen und das dritte Teilregister REG 3 aus c-m-b. Bitspeicherstellen aufgebaut ist. Für das gesamte Schieberegister ergeben sich somit , Bitspeicherstellen. Im Teilregister REG 4 ist ferner vor jeder Bitspeicherstelle je ein modulo-2-Addierglied AG1...m eingeschaltet. Die Rückkopplung dieses vierten Teilregisters REG 4 erfolgt dabei in der Weise, daß entsprechend dem Muster des jeweils verwendeten Polynoms diejenigen modulo-2-Addierglieder, die den Bitspeicherstellen für die im Polynom jeweils auftretenden Koeffizienten vorgeschaltet sind, mit ihren jeweils zweiten Eingang mit dem Rückkopplungspfad RP verbunden sind. So ist beispielsweise bei Verwendung des Polynoms

$$\rho(x) = 1 + x^{1} + x^{13} + x^{15} + x^{16}$$

jeweils das modulo-2-Addierglied vor der ersten (x^0) , fünften (x^1) , vierzehnten (x^{11}) und sechzehnten (x^{12}) Bitspeicherstelle mit dem Rückkopplungspfad RP verbunden. Diese Rückkopplungsschaltung für das vierte Teilregister REG 4 ist in analoger Weise auch im ersten Teilregister REG 1 vorgeschen.

Zum Auffinden eines Fehlermusters wird nun der als Syndrom S bezeichnete inhalt des gesamten Schieberegisters taktweise, und zwar mit dem gleichen Takt

solange, d.h. maximal c Schritte weitergeschoben, bis in den beiden Teilregistern REG 1 und REG 4 jeweils das gleiche Bitmuster auftritt. Wenn außerdem im dritten Teilregister REG3 nur Nullen enthalten sind, dann tritt im zweiten Teilregister REG 2 das gesuchte Fehlermuster auf. Wenn nach maximal c Schritten diese Bedingungen nicht erfüllt sind, bedeutet das, daß ein nichtkorrigierbarer Fehler vorliegt.

Zur Auswertung dieses Signalzustandes sind die Ausgange der beiden Teilregister REG 1 und REG 4 mit den Eingängen einer Vergleicherstufe VC verbunden, deren Ausgang mit dem über ein NOR-Glied NOR geführten Ausgang des dritten Teilregisters über ein UND-Glied UG konjunktiv verknüpst ist. Das Ausgangssignal ET dieses UND-Gliedes UG zeigt schließlich an, b im zweiten Teilregister REG 2 ein Fehlermuster enthalten

ist. Um nun die genaue Fehlerstelle innerhalb des Datenwortes zu ermitteln, werden die b, Bits des im zweiten Teilregisters REG 2 aufscheinenden Fehlermusters b mittels einer Codierstuse CS in einen invertierten -Okt-98 10:26

30 32 468

30

50

IDA

Vektor $b^{-1} \mod p(x)$ mit m Bits transformiert. Diese m Bits des invertierten Fehlermusters werden nun mit den m Bits des ersten Teilregisters REG 1 multipliziert. Dies geschicht über insgesamt m UND-Glieder UD 1 ... m, deren Ausgänge jeweils mit einem dritten Eingang der im vierten Teilregister REG4 vorgeschenen modulo-2-Addierglieder AG1...m verbunden sind. Vorher wurden sämtliche Bitspeicherstellen des vierten Teilregisters REG 4 und der Schieberegistertakt CP2 des zweiten und dritten Teilregisters REG 2, 3 auf

Null gesetzt

Damit die m Bits des ersten Teilregisters REG 1 seriell ausgelesen werden können, muß erstens die Rückkopplung dieses Registers aufgehoben werden, was durch eine Unterbrechung des Rückkopplungspfades 15 RP mittels eines Schalters S1 (Stellung 0) geschicht und zweitens eine Verbindung zwischen dem Ausgang des ersten Teilregisters REG I und den Eingängen der UND-Glieder UD 1 ... m hergestellt werden. Letzteres erfolgt durch Umschaften des Schalters S2 in die Stel- 20 lung C. Das Multiplikationsergebnis wird schließlich an den m Bitspeicherstellen des vierten Teilregisters REG 4 ausgegeben und einer Decodierstuse zugeführt. Diese Decodierstuse besteht im vorliegenden Ausfühungsbeispiel aus zwei frei programmierbaren Logikschaltungen FPLA 1, FPLA 2, in denen verschiedene Bitmuster gemäß der Formel

$$M(x) = \left[x^m \sum_{i=0}^{5A} x^{ic}\right] \mod P(x)$$

gespeichert sind, wobei jedes Muster als Sektoradresse SA auf einen jeweils zugeordneten Saktor der Länge c 35 innerhalb des Datenwortes zeigt. Falls keines dieser Muster austritt, dann ist der Fehler nicht korrigierbar. Aus der Zahl / der für das Aussinden des Fehlermusters notwendigen Schieberegister-Taktschritte ergibt sich außerdem die sogenannte innersektorielle Adresse IA, 40 derart, daß die Taktschritte vom Ende des jeweils durch die Sektornummer SA markierten Sektoren zurückgezählt werden. Anhand des in Fig. 2 schematisch dargestellten Datenformats für ein in S Sektoren unterteiltes Datenwort ergibt sich, daß die Sektornummer SA 45 beispielsweise auf dem Sektor 3 zeigt, und daß sich die innersektorielle Adresse /A als Differenz aus den c Bits dieses Sektors minus der Zahl der Taktschritte e errechnet. Die Fehleradresse

$$EA = c \cdot SA + IA$$

zeigt dann direkt auf den Beginn des Fehlerbündels EB innerhalb des Datenwortes.

Die Fig. 3 zeigt eine vereinsachte Variante der 55 Schaltungsanordnung gemäß Fig. 1. Für diese Schaltungsvariante gilt die Bedingung, daß die implementierte Korrigierbarkeit, d.h. die Bitzahl b, eines korrigierbaren Fehlerbündels gleich oder größer der Anzahl der zwischen dem ersten und letzten Teilregister ver- 60 bleibenden Bitspeicherzellen ist. Für b. = c-m rgibt sich für das rückgekoppelte Schieberegister folg nder vereinfachter Aufbau. Das erste bzw. letzte Teilr gister REGA, REGC entspricht hinsichtlich der Zahl der Bitspeicherstellen - jeweils m Stellen - und hinsicht- 65 lich der Rückkopplungsplade genau dem ersten bzw. vierten Teilregister REG 1 und REG 4 der Schaltung gemäß Fig. 1. Dazwischen liegt nur noch in Teil-

register, nämlich das mittlere Teilregister REG B, das insgesamt c-m Bitspeicherstellen aufweist. Wenn nun dieses Schieberegister wieder solange, d. h. maximal c Schritte weitergeschoben wird, bis in den beiden Teilregistern $REG\ A$ und $REG\ C$ jeweils das gleiche Bitmuster austritt, dann ist, sosern $b_c=c-m$, im mittleren Teilregister $REG\ B$ ein Fehlermuster mit der vollen Bitzahl dieses Teilregisters vorhanden. Das Austreten eines Fehlermusters wird auch hier mittels einer Vergleicherstuse VG durch ein Fehlersignal ET angezeigt. Die Schaltungsanordnung gemäß Fig. 3 zeigt den Fall, bei dem $b_i > c - m$ ist, d. h. bei dem die Bitzahl b, des Fehlermusters um z Bitstellen, beispielsweise um zwei Bitstellen größer ist als die Anzahl c-m der Bitspeicherstellen im mittleren Teilregister REG B. In diesem Fall werden dann die jeweils rsten z bzw. 2 Bitspeicherstellen des ersten und letzten Teilregisters REGA, REGC über je ein mudulo-2-Addierglied MAG1 ... 2 bzw. MAG1, MAG2 miteinander verknüpft, deren Ausgangssignale zusammen mit dem Inhalt des mittleren Teilregisters REG B das vollstandige Fehlermuster ergeben. Entsprechend erfolgt der Signalvergleich in der Vergleicherstufe VG nicht mehr mit allen m Bits des ersten und letzten Teilregisters REG A und REG C, sondern nur noch mit m-z bzw. m−2 Bits.

Hierzu 2 Blatt Zeichnungen

86/01/20 86/01/40

+49 531 391 4587 10:39 07/10/98 07-Okt-98 10:27 IDA

+49 531 391-4587

5.06

ZEICHNUNGEN BLATT 1


Numm r:

30 32 468

Int. Cl.4:

H 03 M 13/00

Veröffentlichungstag: 23. Januar 1986



508 164/192

11:22

+49 531 391-4587

S.07

ZEICHNUNGEN BLATT 2


Nummer:

30 32 468

Int. Cl.4:

H 03 M 13/00

Veröffentlichungstag: 23. Januar 1986



508 164/192